北星学園大学　佐藤　友暁　
Bangkok

北星学園大学経済学部経営情報学科　佐藤　友暁

略歴

2001年 東北大学大学院工学研究科博士課程後期３年の課程修了　博士（工学）　
2001年ー2005年 札幌学院大学社会情報学部社会情報学科　専任講師
2005年ー2017年 弘前大学総合情報処理センター　助教授・准教授
2017年ー 北星学園大学経済学部経営情報学科　教授

研究

モバイル機器向け不正アクセス防御システムに関する研究
（計算機アーキテクチャ，組み込みシステム，IoT, 計算機ネットワーク，サイバーセキュリティ）

研究においては，タイ王国のキングモンクット工科大学ラカバン校と共同研究を行っています。

科研費

全て研究代表者・単独　

論文（査読付）

  1. T. Sato, S. Chivapreecha, P. Moungnoul and K. Higuchi, “A Circuit Design for IEEE 802.11ac by ASIC-FPGA Co-Design,” Proc. of ISMAC 2017, pp. 89-92, Aug. 2017.
  2. P. Moungnoul and T. Sato, “Investigated of DOCSIS Mesurement Results for Performance Improvement,” Proc. of ISMAC 2017, pp. 195-198, Aug. 2017.
  3. T. Sato, S. Chivapreecha, P. Moungnoul and K. Higuchi, “RCA on FPGAs Designed by the RTL Design Methodology and Wave-Pipelined Operation,” ECTI Transactions CIT, vol. 11, no. 1, pp. 11-20, May 2017.
  4. T. Sato, S. Chivapreecha, P. Moungnoul and K. Higuchi, “Throughput of a Firewall Unit on FPGAs developed by the RTL Design Methodology,” Proc. of iEECON 2017, vol. 2, pp. 423-426, Mar. 2017.
  5. K. Ogiwara, K. Higuchi, T. Sato, S. Premrudeepreechacharn and K. Jirasereeamornkul, "Approximate 2-Degree-of-Freedom Digital Control of an Interleaved Low Voltage DC-DC Buck Converter," Proc. of iEECON 2017, vol. 1, 13-16, Mar. 2017.
  6. S. Chivapreecha，N. Ronnaronglit and T. Sato, “Chaos in Digital Filter for Digital Image Encryption,” Proc. of IWAIT2017, pp. 6C.5.1-6C.5.4, Jan. 2017.
  7. T. Sato, S. Chivapreecha, P. Moungnoul and K. Higuchi, “An FPGA Architecture for ASIC-FPGA Co-Design to Streamline Processing of IDSs,” Proc. of CTS 2016, pp. 412-417, Oct. 2016.
  8. T. Sato, S. Chivapreecha, P. Moungnoul and K. Higuchi, “Designing a Firewall Unit on the FPGA Composed of Selectors,” Proc. of SISA 21016, pp. 53-58, Sept. 2016.
  9. T. Sato, S. Chivapreecha and P. Moungnoul and K. Higuchi, “Proposal of an Automatic Running AP in Wireless LANs for the Maximization of the Throughput,” Proc. of CreTech 2016, pp. 9-11, Aug. 2016.
  10. T. Sato, S. Chivapreecha, P. Moungnoul and K. Higuchi, “RCA on FPGAs Designed by the RTL Design Methodology and Wave-Pipelined Operation，Proc. of ECTI-CON 2016, pp. 1251.1-1251.6, Jun. 2016.
  11. K. Hanabusa, K. Higuchi, T. Sato and K. Jirasereeamornkul, “Approximate 2-Dgree-of-Freedom Control of a Class-D Amplifier Using FPGA,” Proc. of ECTI-CON 2016, pp. 1152.1-1152.6, Jun. 2016.
  12. T. Sato, S. Chivapreecha and P. Moungnoul, “A Connection Block Implemented in the RTL Design for Delay Time Equalization of Wave-Pipelining,” Journal of Systemics, Cybernetics and Informatics, vol. 14, no. 1, pp. 49-54, Apr. 2016.
  13. N. Ronnaronglit, S. Chivapreecha and T.Sato, “An Improved Digital Image Encryption Using Chaos in Digital Filter,” Proc. of ISMAC 2015, pp. 297-301, Sept. 2015.
  14. T. Sato, S. Chivapreecha and P. Moungnoul and K. Higuchi, “Optimization of Radio Waves of Wi-Fi LANS for Universities,” Proc. of CreTech 2015, p. 22, Aug. 2015,
  15. T. Sato, S. Chivapreecha and P. Moungnoul, “Fine-Tuning of Wave-Pipelines on FPGAs Developed by the RTL Design,” Proc. of ECTI-CON 21015, pp. 1230.1-1230.6, Jun. 2015.
  16. T. Sato, S. Chivapreecha and P. Moungnoul and K. Higuchi “Proposal of the security log collection method of public Wi-Fi services on private IPv4 address spaces utilizing Raspberry Pi,” Proc. of ICESIT 2015, pp. 6-7, Jun. 2015.
  17. T. Sato, S. Chivapreecha and P. Moungnoul, “The Potential of Routes Configured with the Switch Matrix by RTL,” Applied Mechanics and Materials Journal, vol. 781, pp. 189-192, May 2015.
  18. T. Sato, S. Chivapreecha and P. Moungnoul, “Wiring Control by RTL Design for Reconfigurable Wave-Pipelined Circuits,” Proc. of APSIPA ASC 2014, pp. WP1-3-1-WP1-3-6, Dec. 2014.
  19. T. Sato, S. Chivapreecha and P. Moungnoul, “Design and Analysis of Crossbar Switch Circuits for Reconfigurable Wave-Pipelined Circuits,” Proc. of CreTech 2014, pp. 12-15, Aug. 2014.
  20. T. Sato, S. Chivapreecha and P. Moungnoul, “Evaluation of Logic Blocks for Reconfigurable Wave-Pipelined Circuits with 45nm CMOS Technology,” Proc. of ITC-CSCC2014, pp. 464-465, Jul. 2014.
  21. T. Sato, S. Chivapreecha and P. Moungnou, “A Crossbar Switch Circuit Design for Reconfigurable Wave-Pipelined Circuits,” Proc. of WMSCI 2014, vol. II, pp. 200-205, Jul. 2014.
  22. T. Sato, P. Moungnoul, S. Chivapreecha and K. Higuchi, “Performance Estimates of an Embedded CPU for High-Speed Packet Processing,” Proc. of ECTI-CON 2014, pp.1298.1-1298-5, May 2014.
  23. T. Sato, S. Chivapreecha, P. Moungnoul and K. Higuchi, “Evaluations of Waved-Shift Registers for Multiplexed Bus,” Proc. of iEECON2014, pp. 109.1-109.4, Mar. 2014.
  24. Y. Adachi, K. Higuchi, T. Sato and K. Chamnongthai, “Robust Digital Control for Interleaved PFC Boost Converters Using an Approximate 2DOF Current Controller,” ECTI Transactions EEC, vol. 12, no. 1, pp. 37-43, Feb. 2014.
  25. T. Sato, S. Chivapreecha and P. Moungnoul, “A Logic Block for Wave-Pipelining,” Proc. of IMETI 2013, pp. 130-134, Jul. 2013.
  26. T. Sato and P. Moungnoul, “Hardware Amount Evaluation of the Improved WEP on an FPGA,” Proc. of ECTI-CON 2013, pp. 1760.1-1760.6, May 2013.
  27. Y. Adachi, Y. Fukaishi, K. Higuchi, T. Sato and K. Chamnongthai, “Robust Digital Control for Interleave PFC Boost Converter,” Proc. of The 18th International Symposium on ARTIFICIAL LIFE AND ROBOTICS, p. 185, Feb. 2013.
  28. Y. Adachi, K. Higuchi, T. Kajikawa, T. Sato and K. Chamnongthai, “Digital PI control for interleave PFC boost converter,” Proc. of The 18th International Symposium on ARTIFICIAL LIFE AND ROBOTICS, p. 163, Feb. 2013.
  29. M. Fukase, K. Ichinohe, K. Narita, T. Takaki, N. Mimura, T. Sato and A. Kurokawa, “Development of a Next Generation Ubiquitous Processor Chip,” ECTI Transactions CIT, vol. 6, no. 2, pp. 120-127, Nov. 2012.
  30. T. Sato, P. Moungnoul and M. Fukase, “Delay Time Analysis of Reconfigurable Firewall Unit,” Journal of Systemics, Cybernetics and Informatics, vol. 10, no. 5, pp. 80-84, Oct. 2012.
  31. T. Sato, P. Moungnoul and M. Fukase, “Packet Filtering Circuits for Smart Phones,” Proc. of The 16th World Multi-Conference on Systemics, Cybernetics and Informatics, vol. II, pp. 5-9, Jul. 2012.
  32. M. Fukase, K. Ichinohe, N. Mimura, K. Narita, T. Takaki and T. Sato, “VLSI Implementation With Double Cipher and Media Processing for Ad-Hoc Network,” Proc. of ECTI-CON 2012, pp. 1162-1-1162-4, May 2012.
  33. M. Fukase and T. Sato, “Double Cipher Implementation in a Ubiquitous Processor Chip,” American Journal of Computer Architecture, vol.1 no.1 pp. 6-11, May 2012.
  34. T. Sato, P. Moungnoul and M. Fukase, “Throughput Evaluation of Improved WEP Processing on a Mobile Processor,” Proc. of 1st International Symposium on Technology for Sustainability, pp. 325-328, Jan. 2012.
  35. M. Fukase, H. Uchiumi, K. Narita, T. Takaki, N. Mimura, K. Ichinohe, T. Sato and A. Kurokawa, “Development of a Next Generation Ubiquitous Processor Chip,” Proc. of the 18th IEEE International Symposium on Intelligent Signal Processing and Communication Systems, pp. 225.1-225.4, Dec. 2011.
  36. M. Fukase, N. Mimura, K. Narita, T. Takaki, H. Uchiumi, T. Ishihara and T. Sato, “Evaluation for the Power Conscious Optimum Design of a Ubiquitous Processor,” Proc. of the 4th International Multi-Conference on Engineering and Technological Innovation, vol. II, pp. 104-108, Jul. 2011.
  37. M. Fukase, H. Uchiumi, T. Ishihara, N. Mimura, K. Narita, T. Takaki and T. Sato, “Double Cipher Implementation in a Ubiquitous Processor Chip,” Proc. of ECTI-CON 2011, pp.125-128, May 2011.
  38. T. Sato, P. Moungnoul and M. Fukase, “Compatible WEP Algorithm for Improved Cipher Strength and High-Speed Processing,” Proc. of ECTI-CON 2011, pp. 401-404, May 2011.
  39. M. Fukase, T. Ishihara, H. Uchium and T. Sato, “Design and Evaluation of a Waved MFU,” Proc. of APSIPA ASC 2010, p. 70, Dec. 2010.
  40. M. Fukase, H. Uchiumi, T. Ishihara and T. Sato, “Impact of Using a Double Cipher Scheme on the Implementation of a Particular Ubiquitous Processor,” Proc. of ISCIT 2010, pp. 821-826, Oct. 2010.
  41. M. Fukase and T. Sato, “A Ubiquitous Processor Built-in a Waved Multifunctional Unit,” ECTI Transactions CIT, vol. 4, no. 1, pp. 1-7, May 2010.
  42. T. Sato, K. Ito, K. Saito, P. Moungnoul and M. Fukase, “Development of a shift register for Firewall Circuits by Wave-Pipelined Operations,” Proc. of ICT2010, pp. w4c-1-1-w4c-1-4, Aug. 2010.
  43. T. Sato, P. Moungnoul and M. Fukase, “Power Control Scheme for H-HIPS in Mobile Communications,” Proc. of ICT2010, pp. s3-3-1-s3-3-4, Aug. 2010.
  44. P. Moungnoul, A. Sopin and T. Sato, “Performance of IR-UWB PSM and BPM over S-V Channel Model,” Proc. of ICT2010, pp. W2A-1-1-W2A-1-4, Aug. 2010.
  45. M. Fukase and T. Sato, “H/S Collaborative Development of a Ubiquitous Processor Free from Instruction Scheduling and Pipeline Disturbance,” Proc. of 9the IEEE/ACIS International Conference on Computer and Information Science, pp. 57-62, Aug. 2010.
  46. T. Sato, P. Moungnoul, K. Saito and M. Fukase, “Development of a WiMAX Processor by Using a CPLD,” Proc. of IMETI2010, vol. II, pp. 128-133, Jun. 2010.
  47. M. Fukase, A. Yokoyama, T. Ishihara, H. Uchiumi and T. Sato, “Wave Degree versus Dominant Characteristics of a Waved Multifunctional Unit,” Proc. of IMETI2010, vol. II, pp. 164-168, Jun. 2010.
  48. P. Moungnoul N. Worawatjirakul S. Junnapiya U. Thongrak J. Chanwutitum and T. Sato, “TCP Performance Improvement for Wireless Access using Cross-Layer MIMO Adaptive Modulation,” Proc. of ICESIT2010, pp. 104.1-104.6, Feb. 2010.
  49. P. Moungnoul, J. Jarassriwilai, U. Thongrak, N. Panitjaroen and T. Sato, “MIMO Adaptive Modulation with Cross-Layer Model of Queuing over Nakagami Fading,” Proc. of ICESIT2010, pp. 92.1-92.6, Feb. 2010.
  50. N. Panitjaroen, P. Moungnoul, T. On-In, J. Chanwutitum and T. Sato, “Performance Improvement of Satellite Channel with Combine Ionosphere Scintillation and Small Scale Fading using Adaptive Modulation,” Proc. of ICESIT2010, pp. 90.1-90.4, Feb. 2010.
  51. T. Sato, P. Moungnoul, k. Saito and M. Fukase, “Wave-Pipelined CRC Circuits for Wireless Broadband Systems Based on W-CDMA,” Proc. of ICESIT2010, pp. 100.1-100.4, Feb. 2010.
  52. M. Fukase and T. Sato, “Exploring the Optimum Buffer Size of an Emerging Stream Cipher Engine,” ECTI Transactions EEC, vol. 8, no. 1, pp. 53-58, Feb. 2010.
  53. M. Fukase, R. Murakami and T. Sato, “Design and Chip Implementation of an Instruction Scheduling Free Ubiquitous Processor,” Proc. of ASP-DAC 2010, pp.375-376, Jan. 2010.
  54. T. Sato, S. Imaruoka and M. Fukase, “Verifying Firewall Circuits by Wave-Pipelined Operations,” Proc. of IEEE TENCON 2009, pp. WED3.P.14.1 -WED3.P.14.6, Nov. 2009.
  55. M. Fukase and T. Sato, “Performance Evaluation of an Emerging Stream Cipher Engine,” Proc. of APSIPA ASC 2009, pp. 583-588, Oct. 2009.
  56. M. Fukase, H. Uchiumi, T. Ishihara, Y. Osumi and T. Sato, “Cipher and Media Possibility of a Ubiquitous Processor,” Proc. of ISCIT 2009, pp. 343-347, Sep. 2009.
  57. M. Fukase and T. Sato, “A Waved Multifunctional Unit on Account of Multimedia Mobile Computing,” Proc. of WMSCI 2009, vol. III, pp. 86-91, Jul. 2009.
  58. T. Sato, S. Imaruoka and M. Fukase, “Hardware-Based IPS for Embedded Systems,” Proc. of WMSCI 2009, vol. III, pp. 74-79, Jul. 2009.
  59. M. Fukase, A. Yokoyama and T. Sato, “A Ubiquitous Processor Embedded with Progressive Cipher Pipelines,” Proc. of GLSVLSI’09, pp. 381-384, May 2009.
  60. M. Fukase, Y. Ohsumi and T. Sato, “Exploring the Optimum Buffer Size of an Emerging Stream Cipher Engine,” Proc. of ECTI-CON 2009, pp. 607-610, May 2009.
  61. T. Sato, S. Imaruoka and M. Fukase, “System-Level Control for Low-Power Consumption on Winny Detection System.” Proc. of ICESIT2009, pp. 10-14, Feb. 2009.
  62. T. Sato, S. Imaruoka and M. Fukase, “Reconfigurable Firewall Unit by Wave-Pipelined Operations,” Proc. of ISPACS 2008, pp. 449-452, Feb. 2009.
  63. M. Fukase, K. Noda and T. Sato, “Emerging Hardware Cryptography and VLSI Implementation,” Proc. of ISPACS 2008, pp. 445-448, Feb. 2009.
  64. M. Fukase, K. Noda, A. Yokoyama and T. Sato, “Design and Chip Implementation of the Ubiquitous Processor HCgorilla,” Proc. of ASP-DAC, pp. 129-130, Jan. 2009.
  65. T. Sato, S. Imaruoka and M. Fukase, “FPGA Implementation of Winny Packets Detection for Mobile Computing,” Proc. of ISCIT2008, pp. 204-209, Oct. 2008.
  66. M. Fukase and T. Sato, “A Ubiquitous Processor Free from Instruction Scheduling,” Proc. of ISCIT2008, pp. 75-80, Oct. 2008.
  67. 佐藤友暁，伊丸岡修哉，深瀬政秋, キャンパスネットワークにおけるWinny検知手法のFPGA実装, 学術情報処理研究, no. 12, pp. 68-74, 2008年9月.
  68. M. Fukase and T. Sato, “Compilation Techniques Specific for a Hardware Cryptography-Embedded Multimedia Mobile Processor,” Journal of Systemics, Cybernetics and Informatics, vol. 5, no. 6, pp. 13-21, Sep. 2008.
  69. M. Fukase and T. Sato, “Compact FPU Design and Embedding in a Ubiquitous Processor for Multimedia Performance Enhancement,” ECTI-EEC Trans. vol. 6, no. 2, pp. 79-85, Aug. 2008.
  70. T. Sato, K. Kikuchi, S. Imaruoka and M. Fukase, “DoS Attack Analysis for H-HIPS,” Proc. of IMETI 2008, vol. II, pp. 110-115, Jul. 2008.
  71. M. Fukase and T. Sato, “Development of Parallelizing Compilers of a Ubiquitous Processor,” Proc. of WMSCI2008, vol. II, pp. 220-225, Jul. 2008.
  72. M. Fukase, K. Noda, A. Yokoyama and T. Sato, “Enhancing Multimedia Processing by Wave-Pipelining Integer Units and Floating Point Units in Whole,” Proc. of ECTI-CON 2008, pp. II-681-II-684, May 2008.
  73. T. Sato, K. Kikuchi, S. Imaruoka and M. Fukase, “Low-Power Scheme of Portscan Detection Unit by Using Embedded Technology,” Proc. of ICESIT2008, pp. 122-125, Feb. 2008.
  74. M. Fukase, H. Takeda, K. Noda, A. Yokoyama and T. Sato, “Ad-hoc Cipher by a Ubiquitous Processor,” Proc. of ICESIT 2008, pp. 118-121, Feb. 2008.
  75. M. Fukase and T. Sato, “A Stream Cipher Engine for Ad-hoc Security,” Proc. of CIS’2007, pp. 902-906, Dec. 2007.
  76. M. Fukase, K. Noda, H. Takeda and T. Sato, “Multimedia Performance of a Ubiquitous Processor,” Proc. of ISCIT2007, pp. 1464-1469, Oct. 2007.
  77. M. Fukase, H. Takeda and T. Sato, “Hardware/Software Co-Design of a Secure Ubiquitous System,” Computer Intelligence and Security, Springer Berlin/Heidelberg, LNCS vol. 4456/2007, pp. 385-395, Sep. 2007.
  78. T. Sato, K. Kikuchi and M. Fukase, “Port-Scan Detection Unit for H-HIPS,” Proc. of CCCT, vol. II, pp. 250-255, Jul. 2007.
  79. M. Fukase and T. Sato, “Compilation Techniques Specific for a Hardware Cryptography-Embedded Multimedia Mobile Processor,” Proc. of WMSCI2007, vol. V, pp. 245-250, Jul. 2007.
  80. M. Fukase and T. Sato, “Exploiting Design and Testing Methods of High-Speed Power Conscious Wave-Pipelines,” Proc. of NASA2007, pp. 5.1.1-5.1.6, Jun. 2007.
  81. M. Fukase, H. Takeda and T. Sato, “Hardware Cryptography-Embedded Multimedia Mobile Processor,” Proc. of ECTI-CON 2007, vol. 2, pp.1128-1131, May 2007.
  82. T. Sato, K. Kikuchi and M. Fukase, “Verifying Various Generation of Random Number Sequence on Wave-Pipelined PRNG,” Proc. of ECTI-CON 2007, vol. 1, pp. 21-24, May 2007
  83. M. Fukase and T. Sato, “Design of a Hardware-Cryptography-Embedded Processor for Pervasive Computing,” Proc. of UCAS-3, pp. 15-22, Apr. 2007.
  84. M. Fukase, H. Takeda, R. Tenma, K. Noda, Y. Sato, R. Sato and T. Sato, “Development of a Multimedia Stream Cipher Engine,” Proc. of IEEE ISPACS 2006, pp. 562-565, Dec. 2006.
  85. T. Sato, K. Kikuchi and M. Fukase, “A PRNG Circuit on PLD with Feature of Low-Power, High-Speed, and Various Generation of Random Number Sequence,” Proc. of IEEE TENCON 2006, pp. CA2.1.1-CA2.1.4, Nov. 2006.
  86. M. Fukase, H. Takeda and T. Sato, “Hardware/Software Co-Design of a Secure Ubiquitous System,” Proc. of CIS’06, pp. 1307-1310, Nov. 2006.
  87. T. Sato, K. Kikuchi and M. Fukase, “Chip Design of a Wave-Pipelined PRNG,” Proc. of ISCIT2006, pp. 978 -983, Oct. 2006.
  88. M. Fukase and T. Sato, “Innovative Ubiquitous Cryptography and Sophisticated Implementation,” Proc. of ISCIT2006, pp. 364 -369, Oct. 2006.
  89. M. Fukase, R. Akaoka and T. Sato, “Hardware Cryptography-Embedded Multimedia Mobile System,” Proc. of WMSCI2006, vol. III, pp. 225-230, Jul. 2006.
  90. T. Sato, R. Sakuma, D. Miyamori and M. Fukase, “Waved-LFSR Circuit for Hardware-based Intrusion Detection System,” Proc. of ECTI-CON2006, vol. I, pp. 30-33, May 2006.
  91. M. Fukase, R, Akaoka, L. Lei, C. T. Shu and T. Sato, “Hardware Cryptography for Ubiquitous Computing,” Proc. of ISCIT2005, vol. 1, pp. 462-465, Oct. 2005.
  92. T. Sato, R. Sakuma, D. Miyamori and M. Fukase, “Waved-PRNG for a Wave-Pipelining Test Circuit,” Proc. of 12th NASA Symposium on VLSI, pp. 3.3.1-3.3.4, Oct. 2005.
  93. M. Fukase, R. Akaoka and T. Sato, “Hardware Cryptography-Embedded Multimedia Mobile Processor for Ubiquitous Computing,” Proc. of 12th NASA Symposium on VLSI, pp. 1.2.1-1.2.6, Oct. 2005.
  94. 佐藤友暁，深瀬政秋, 学内無線LANにおける不正アクセス・コンピュータウイルス問題のハード的解決手段の開発, 学術情報処理研究, no. 9, pp. 15-26, 2005年9月.
  95. M. Fukase and T. Sato, “Low Energy Digital Electronics for Multimedia Ubiquitous Environments,” Proc. of EIC’05, pp, 409-414, Jul. 2005.
  96. T. Sato, D. Miyamori, R. Sakuma and M. Fukase, “Power-Consumption Aware Intrusion Detection Logic for WLAN,” Proc. of WMSCI2005, vol. III, pp. 409-414, Jul. 2005.
  97. T. Sato, R. Sakuma, D. Miyamori and M. Fukase, “Hardware Security-Embedded Wireless LAN Processor,” Proc. of ECTI-CON2005, vol. II, pp. 839-842, May 2005.
  98. 佐藤陽一，佐藤友暁，深瀬政秋, ハードウェアセキュリティ組込み型スレッドレベル同時処理マルチメディアモバイルプロセッサの開発, 社会情報, vol.14, no. 2, pp. 97-107, 2005年3月.
  99. T. Sato, R. Sakuma, D. Miyamori and M. Fukase, “Performance Analysis of Wave-Pipelined LFSR,” Proc. of ISCIT 2004, pp. 694-699, Oct. 2004.
  100. M. Fukase and T. Sato, “A Graphic Approach for Wave-Pipelines Design,” Proc. of ISCIT 2004, pp. 688-693, Oct. 2004.
  101. M. Fukase, Y. Nakamura, R. Akaoka and T. Sato, “Development of a Multimedia Mobile Processor,” Proc. of ISCIT 2004, pp. 672-677, Oct. 2004.
  102. M. Fukase, Y. Sato and T. Sato, “Design of a Hardware Security-Embedded Multimedia Mobile Processor,” Proc. of ISCIT 2004, pp. 362-367, Oct. 2004.
  103. R. Egawa, M. Fukase, T. Sato and T. Nakamura, “Could Wave Pipeline Overcome Commodity Pipelines?,” Information, vol. 7, no. 5, pp. 631-640, Sep. 2004.
  104. T. Sato, R. Sakuma, D. Miyamori and M. Fukase, “High-Speed and Low-Power LFSR by Wave-Pipelining,” Proc. of CCCT, vol. III, pp. 396-401, Aug. 2004.
  105. T. Sato, D. Miyamori, R. Sakuma and M. Fukase, “Unauthorized Port Access Detection in the H-HIDS,” Proc. of 8th SCI2004, pp. 389-394, Jul. 2004.
  106. M. Fukase, A. Fukase, Y. Sato and T. Sato, “Cryptographic System by a Random Addressing-Accelerated Multimedia Mobile Processor,” Proc. of 8th SCI2004, vol. II, pp. 174-179, Jul. 2004.
  107. M. Fukase, A. Fukase, Y. Sato and T. Sato, “Exploiting a Hardware Security-Embedded Multimedia Mobile Processor System and its Application,” Proc. of ITC-CSCC2004, pp. 7C3L-3-1-7C3L-3-4, Jul. 2004.
  108. 佐藤友暁，江川隆輔，深瀬政秋，中村維男, 高速省電力ウェーブパイプライン用評価テスト回路の開発, 社会情報, vol.13, no. 2, pp. 99-108, 2004年3月.
  109. T. Sato and M. Fukase, “Reconfigurable Hardware Implementation of Host-Based IDS,” Proc. of the 9th Asia-Pacific Conference on Communication, vol. 2, pp. 849-853, Sep. 2003.
  110. M. Fukase and T. Sato, “Power Conscious Endeavor in Processors to Speed Up Random Sampling,” Proc. of 7th SCI2003, vol. V, pp111-116, Jul. 2003.
  111. R. Egawa, M. Fukase, T. Sato and T. Nakamura, “Designing a 32-bit Wave-pipelined ALU,” Proc. of 5th ICCIT, pp. 490-494, Dec. 2002.
  112. M. Fukase, T. Sato, R. Egawa and T. Nakamura, “A Wave-Pipelined Biprocessor Achieving Remarkable Compatibility between Low Power and High Speed, Proc. of 10th NASA Symposium on VLSI Design, pp. 8.3.1-8.3.8, Mar. 2002.
  113. M. Fukase, T. Sato, R. Egawa and T. Nakamura, “Designing a Wave-Pipelined Vector Processor,” Proc. of the Tenth Workshop on Synthesis and System Integration of Mixed Technologies, pp. 351-356, Oct. 2001.
  114. M. Fukase, T. Sato, R. Egawa and T. Nakamura, “Scaling up of Wave-Pipelines,” Proc. of the Fourteenth International Conference on VLSI Design, pp. 439-445, Jan. 2001. Multifunctional Wave-Pipelines,” Proc. of 9th NASA Symposium on VLSI Design, pp.6.3.1-6.3.17, Nov. 2000.
  115. M. Fukase, T. Sato, R. Egawa and T. Nakamura, “Breakthrough of Suparscalar Processors by Multifunctional Wave-Pipelines,” Proc. of 9th NASA Symposium on VLSI Design, pp.6.3.1-6.3.17, Nov. 2000.
  116. T. Sato, E. Rashid, K. Hamada, M. Fukase and T. Nakamura, “Performance Analysis of the Wireless Hypermedia System,” Proc. of lCPWC'97, pp. 293-296, Dec. 1997.
  117. E. Rashid, T. Sato, K. Hamada, M. Fukase and T. Nakamura, “An Addressing System Protocol for Wireless Hypermedia,” Proc. of Fifth Symposium on Communications and Vehicular Technology, pp. 13-17, Oct. 1997.
  118. M. Ohtsuka, T. Sato, E. Rashid, M. Fukase and T. Nakamura, “Digital Broadcasting for Multimedia System,” Proc. of International Wireless and Telecommunications Symposium / Exhibition, vol. 3, pp. l07-110, May 1997.

論文（査読無し）

  1. 佐藤友暁，須藤勝弘，小倉広実，竹内淑怜，葛西真寿, “MACアドレス認証システムを用いた次世代ファイアウォールの運用体制構築,” 第２０回学術情報処理研究集会発表論文集，pp. 14-17，2016年09月，
  2. 三村直道，高木竜也，成田一貴，一戸康平，黒川敦，佐藤友暁，深瀬政秋, “ユビキタスプロセッサチップの最適設計,” 平成２４年電気学会電子・情報・システム部門大会講演論文集, pp. 1777-17789, 2012年9月.
  3. 成田一貴, 三村直道, 高木竜也, 一戸康平, 深瀬政秋, 佐藤友暁, “ユビキタスプロセッサのクロックスキーム融合,” 平成２４年電気学会電子・情報・システム部門大会講演論文集, pp. 1775-1776, 2012年9月.
  4. 須藤勝弘，小倉広実，佐藤友暁, “学内LANを利用した構内IP電話網の構築,” 平成２４年電気学会電子・情報・システム部門大会講演論文集, pp. 1151-1152, 2012年9月.
  5. 佐藤友暁，竹内淑怜，小倉広実，須藤勝弘，赤平智子，福眞吉教，長谷川直生，深瀬政秋, “タブレットコンピュータを用いた学内ペーパレス会議および情報共有システム,” 平成２４年電気学会電子・情報・システム部門大会講演論文集, pp. 1149-1150, 2012年9月.
  6. 一戸康平，成田一貴，三村直道，高木竜也，黒川敦，佐藤友暁，深瀬政秋, “ユビキタスプロセッサのトレードオフ設計,” 平成２４年電気学会電子・情報・システム部門大会講演論文集, pp. 1115-1120, 2012年9年.
  7. 佐藤友暁，片岡卓也，深瀬政秋, “IPSプロセッサ向け多重化バスの開発,” 平成２４年電気学会電子・情報・システム部門大会講演論文集, pp. 1133-1136, 2012年9月.
  8. 佐藤友暁，今田智也，モングノウル　ピシェット，深瀬政秋, “改良型WEPアルゴリズムのハードウエア実装,” 信学技報, Vol. 112 No. 78, pp. 1-5, 2012年6月.
  9. 内海晴信, 石原拓美, 三村直道, 高木竜哉, 成田一貴, 深瀬政秋, 佐藤友暁, “ユビキタスプロセッサチップの開発,” 情報処理学会, FIT2011, vol. 1, pp. 433-438, 2011年9月.
  10. 成田一貴, 内海晴信, 石原拓美, 三村直道, 高木竜哉, 深瀬政秋, 佐藤友暁, “ユビキタスプロセッサの最適設計,” 情報処理学会, FIT2011, vol. 1, pp. 427-432, 2011年9月.
  11. 今田智也, 佐藤友暁, 深瀬政秋, “高セキュリティWEPプロセッサの開発,” 平成23年度電気関係学会東北支部連合大会予稿集, p. 90, 2011年8月.
  12. 一戸康平, 成田一貴, 三村直道, 高木竜哉, 内海晴信, 深瀬政秋, 佐藤友暁, “Gated clock実装ユビキタスプロセッサの評価,” 平成23年度電気関係学会東北支部連合大会予稿集, p. 104, 2011年8月.
  13. 佐々木優成, 片岡卓也, 佐藤友暁, 深瀬政秋, “ネットワークプロセッサ向けCPUの開発,” 平成23年度電気関係学会東北支部連合大会予稿集, p. 106, 2011年8月.
  14. 片岡卓也, 佐々木優成, 佐藤友暁, 深瀬政秋, “ウェーブパイプライン方式による多重化バスの開発,” 平成23年度電気関係学会東北支部連合大会予稿集, p. 102, 2011年8月.
  15. N. Mimura, H. Uchiumi, T. Ishihara, K. Narita, T. Takaki, M. Fukase and T. Sato, “Evaluation of a Double Cipher-Implemented Ubiquitous Processor,” 平成23年度電気関係学会東北支部連合大会予稿集, p. 110, 2011年8月.
  16. 高木竜哉, 内海晴信, 石原拓美, 深瀬政秋, 黒川敦, 佐藤友暁, “ウェーブ化MFUの最適設計,” 平成23年度電気関係学会東北支部連合大会予稿集, p. 105, 2011年8月.
  17. 石原拓美, 内海晴信, 深瀬政秋, 佐藤友暁, “ストリームサイファーエンジンのチップ開発評価,” 平成23年度電気関係学会東北支部連合大会予稿集, p. 111, 2011年8月.
  18. 内海晴信, 石原拓美, 三村直道, 高木竜哉, 成田一貴, 深瀬政秋, 佐藤友暁, “次世代型ユビキタスプロセッサチップの設計,” 平成23年度電気関係学会東北支部連合大会予稿集, p. 103, 2011年8月.
  19. 野久亮祐, 深瀬政秋, 佐藤友暁, “順序回路のウェーブ化に関する研究,” 平成23年度電気関係学会東北支部連合大会予稿集, pp. 116, 2011年8月.
  20. 内海晴信, 石原拓美, 三村直道, 高木竜哉, 成田一貴, 深瀬政秋, 佐藤友暁, “ユビキタスプロセッサチップの開発,” 信学技報, vol. 111, no. 176, pp. 79-84, 2011年8月.
  21. 内海晴信, 石原拓美, 三村直道, 成田一貴, 高木竜哉, 深瀬政秋, 佐藤友暁, “ユビキタスプロセッサのチップ開発,” 信学技報, vol. 110, no. 344, pp. 43-48, 2010年12月.
  22. 高木竜哉, 内海晴信, 石原拓美, 蔡京林, 深瀬政秋, 佐藤友暁, “ウェーブ化MFUの基本設計項目の評価,” 平成22年度電気関係学会東北支部連合大会予稿集, p. 147, 2010年8月.
  23. 石原拓美，内海晴信，深瀬政秋，佐藤友暁, “ストリームサイファーエンジンのチップ開発,” 平成22年度電気関係学会東北支部連合大会予稿集, p. 208, 2010年8月.
  24. 三村直道, 内海晴信, 石原拓美, 深瀬政秋, 佐藤友暁, “ユビキタスプロセッサの評価,” 平成22年度電気関係学会東北支部連合大会予稿集, p. 146, 2010年8月.
  25. 成田一貴，蔡京林，石原拓美，内海晴信，深瀬政秋，佐藤友暁, “クロックスキーム融合型プロセッサアーキテクチャ,” 平成22年度電気関係学会東北支部連合大会予稿集, p. 148, 2010年8月.
  26. 内海晴信, 石原拓美, 深瀬政秋, 佐藤友暁, “次世代型ユビキタスプロセッサチップの開発評価,” 平成22年度電気関係学会東北支部連合大会予稿集, p. 282, 2010年8月.
  27. 今正英, 齊藤圭介, 佐藤友暁, 深瀬政秋, “ウェーブパイプライン化ファイアウォールユニットの電力評価,” 平成22年度電気関係学会東北支部連合大会予稿集, p. 142, 2010年8月.
  28. 齊藤圭介, 佐藤友暁, 深瀬政秋, “Packet Filtering Unitの開発,” 平成22年度電気関係学会東北支部連合大会予稿集, p. 141, 2010年8月.
  29. 大隅裕介, 深瀬政秋, 佐藤友暁, “Stream cipher engineの試作チップ測定,” 平成22年度電気関係学会東北支部連合大会予稿集, p. 281, 2010年8月.
  30. 伊丸岡修哉, 佐藤友暁, 深瀬政秋, “配線論理方式ネットワークインターフェースの開発,” 2010年電子情報通信学会総合大会ISS特別企画学生ポスターセッション予稿集ISS-P-142号, p. 42, 2010年3月.
  31. 石原拓美, 内海晴信, 大隅裕介, 深瀬政秋, 佐藤友暁, “ストリームサイファーエンジンのチップ開発,” 信学技報, vol. 109, pp. 336, pp. 95-100, 2009年12月.
  32. 大隅裕介, 横山温子, 深瀬政秋, 佐藤友暁, “ユビキタスプロセッサ用並列化コンパイラの開発,” 情報処理学会　FIT2009, vol. 1, pp. 427-428, 2009年9月.
  33. 横山温子, 大隅裕介, 深瀬政秋, 佐藤友暁, “MFUのウェーブ段数依存性,” 情報処理学会　FIT2009, vol. 1, pp. 447-448, 2009年9月.
  34. 齊藤圭介, 伊丸岡修哉, 佐藤友暁, 深瀬政秋, “Packet Filtering Unitの評価,” 情報処理学会　FIT2009, vol. 4, pp. 129-130, 2009年9月.
  35. 伊丸岡修哉, 佐藤友暁, 深瀬政秋, “SHA-1,RC6復号ユニットによるShare検知,” 情報処理学会　FIT2009, vol. 4, pp. 123-124, 2009年9月.
  36. 大隅裕介, 横山温子, 深瀬政秋, 佐藤友暁, “Stream cipher engine の最適設計,” 情報処理学会　FIT2009, vol. 1, pp. 443-444, 2009年9月.
  37. 石原拓美, 内海晴信, 大隅裕介, 深瀬政秋, 佐藤友暁, “Stream Cipher Engine Chipの開発,” 信学技報, vol. 109, no. 171, pp. 83-88, 2009年8月.
  38. 齊藤圭介, 伊藤慧, 伊丸岡修哉, 佐藤友暁, 深瀬政秋, “ウェーブパイプライン化ファイアウォールユニットのFPGA実装,” 信学技報, vol. 109, no. 171, pp. 83-88, pp. 77-81, 2009年8月.
  39. 内海晴信，石原拓美，大隈裕介，深瀬政秋，佐藤友暁, “ユビキタスプロセッサの改良ウェーブ化,” 平成21年度電気関係学会東北支部連合大会講演論文集, p. 109, 2009年8月.
  40. 伊藤慧, 齊藤圭介, 伊丸岡修哉, 佐藤友暁, 深瀬政秋, “ウェーブパイプライン化ファイアウォールユニットの評価,” 平成21年度電気関係学会東北支部連合大会講演論文集, p. 111, 2009年8月.
  41. 石原拓美, 内海晴信, 大隅裕介, 深瀬政秋, 佐藤友暁, “Stream Cipher Engineの改良,” 平成21年度電気関係学会東北支部連合大会講演論文集, p. 110, 2009年8月.
  42. 深瀬政秋, 横山温子, 大隈裕介, 村上亮輔, 佐藤友暁, “ユビキタスプロセッサチップの設計技術,” アカデミックプラザ・プログラム講演論文集, pp. 17-23, 2009年6月.
  43. A. Yokoyama, K. Noda, M. Fukase and T. Sato, “A Waved MFU for a Ubiquitous Processor,” 平成20年度電気関係学会東北支部連合大会講演論文集, p. 38, 2008年8月.
  44. 村上亮輔, 横山温子, 深瀬政秋, 佐藤友暁, “負荷分散型次世代ユビキタスシステム用並列化コンパイラ,” 平成20年度電気関係学会東北支部連合大会講演論文集, p. 224, 2008年8月.
  45. 大隅裕介, 野田一訓, 深瀬政秋, 佐藤友暁, “Stream cipher engineの性能評価,” 平成20年度電気関係学会東北支部連合大会講演論文集, p. 199, 2008年8月.
  46. 伊丸岡修哉, 佐藤友暁, 深瀬政秋, “ファイル交換ソフトウェアへのハードウェア対処,” 平成20年度電気関係学会東北支部連合大会講演論文集, p. 98, 2008年8月.
  47. 齊藤圭介, 伊丸岡修哉, 佐藤友暁, 深瀬政秋, “ネットワークプロセッサの実用化に関する研究,” 平成20年度電気関係学会東北支部連合大会講演論文集, p. 100, 2008年8月.
  48. K. Noda, A. Yokoyama, M. Fukase and T. Sato, “Exploiting Double Hardware Cryptography,” 平成20年度電気関係学会東北支部連合大会講演論文集, p. 39, 2008年8月.
  49. 野田一訓, 横山温子, 武田宏樹, 深瀬政秋, 佐藤友暁, “実行段の多機能ウェーブ化によるマルチメディア機能強化,” 信学技報, vol. 107, no. 508, pp. 7-12, 2008年3月.
  50. 武田宏樹, 野田一訓, 深瀬政秋, 佐藤友暁, “ユビキタスプロセッサHCgorillaの改良,” 信学技報, vol. 107, no. 508, pp. 31-36, 2008年3月.
  51. 菊池一平, 佐藤友暁, 深瀬政秋, “不正アクセス防御システムのハードウェア実装,” 情処研報2007-CSEC, no. 39, pp. 13-18, 2007年12月.
  52. 岩本祐顕, 天間僚, 武田宏樹, 野田一訓, 深瀬政秋, 佐藤友暁, “マルチメディアストリーム暗号エンジン,” 平成19年度電気関係学会東北支部連合大会講演論文集, p. 194, 2007年8月.
  53. 横山温子, 武田宏樹, 野田一訓, 深瀬政秋, 佐藤友暁, “HCgorillaのハードウェア/ソフトウェア協調設計に関する研究,” 平成19年度電気関係学会東北支部連合大会講演論文集, p. 189, 2007年8月.
  54. K. Noda, H. Takeda, M. Fukase and T. Sato, “Multimedia Performance of a Ubiquitous Processor,” 平成19年度電気関係学会東北支部連合大会講演論文集, p. 16, 2007年8月.
  55. 武田宏樹，野田一訓，深瀬政秋，佐藤友暁, “HCgorillaの大規模化に関する研究,” 平成19年度電気関係学会東北支部連合大会講演論文集, p. 188, 2007年8月.
  56. 伊丸岡修哉, 成田圭一, 菊池一平, 佐藤友暁，深瀬政秋, “Winny防御ユニットの実用化,” 平成19年度電気関係学会東北支部連合大会講演論文集, p. 107, 2007年8月.
  57. 菊池一平, 佐藤友暁, 深瀬政秋, “ハードウェア化不正アクセス防御システムの開発,” 平成19年度電気関係学会東北支部連合大会講演論文集, p. 106, 2007年8月.
  58. 伊藤智恵美, 深瀬政秋, 佐藤友暁, “ユビキタスプロセッサHCgorilla用並列化コンパイラの開発研究,” 平成19年度電気関係学会東北支部連合大会講演論文集, p. 98, 2007年8月.
  59. 野田一訓, 武田宏樹, 深瀬政秋, 佐藤友暁, “HCgorillaのマルチメディア機能強化,” 情処研報, vol. 2007, no. 58, pp.85-90, 2007年6月.
  60. M. Fukase and T. Sato, “Design Techniques of Wave Pipelines,” 信学技報, ICD2007, vol. 28, pp. 67-72, 2007年5月.
  61. 菊池一平, 佐藤友暁, 深瀬政秋, “ウェーブパイプライン方式PRNG回路の動作検証,” 平成18年度電気関係学会東北支部連合大会, p. 208, 2006年8月.
  62. 佐藤洋平, 劉磊, 深瀬政秋, 佐藤友暁, “HCgorillaによるハードウェア暗号,” 平成18年度電気関係学会東北支部連合大会講演論文集, p. 209, 2006年8月.
  63. 佐藤亮太, 深瀬政秋, 佐藤友暁, “ユビキタスプロセッサHCgorilla用並列化コンパイラの開発,” 平成18年度電気関係学会東北支部連合大会講演論文集, p. 265, 2006年8月.
  64. 渡邊裕介, 深瀬政秋, 佐藤友暁, “ユビキタスプロセッサHCgorilla用Javaインターフェースの開発,” 平成18年度電気関係学会東北支部連合大会講演論文集, p. 266, 2006年8月.
  65. 武田宏樹, 野田一訓, 天間僚, 深瀬政秋, 佐藤友暁, “マルチメディアストリーム暗号エンジンの開発,” 平成18年度電気関係学会東北支部連合大会講演論文集, p. 207, 2006年8月.
  66. R. Sakuma, D. Miyamori, M. Fukase and T. Sato, “Development of a Security-Enforced Network Interface Card for Wireless LAN,” 平成17年度電気関係学会東北支部連合大会講演論文集, 2005年8月.
  67. R. Akaoka, M. Fukase and T. Sato, “Hardware Cryptography-Embedded Multimedia Mobile Processor,” 平成17年度電気関係学会東北支部連合大会講演論文集, 2005年8月.
  68. M. Fukase, Y. Sato, Y. Nakamura, R. Akaoka and T. Sato, “Hardware Cryptography-Embedded Multimedia Mobile Processor,” 信学技報, vol. 104, no. 735, pp. 31-36, 2005年3月.
  69. T. Sato, R. Sakuma, D. Miyamori and M. Fukase, “Securely Aware Design of a Power Conscious High-Speed Wireless LAN System,” 信学技報, vol. 104, no. 735, pp.11-16, 2005年3月.
  70. 宮森大輔, 佐久間玲奈, 佐藤友暁, 深瀬政秋, “ウェーブパイプライン方式CRC回路の評価,” 平成15年度電気関係学会北海道支部連合大会講演論文集, 2003年10月.
  71. 三国勝志, 中村吉樹, 今井礼大, 深瀬政秋, 佐藤友暁, “モバイルコンピューティング用マルチメディアプロセッサの実装,” 情報処理学会, FIT2003講演論文集, 2003年9月.
  72. 深瀬朝子, 佐藤陽一, 佐藤友暁, 深瀬政秋, 荒木喬, “ランダムアドレッシング機能強化型マルチメディアプロセッサによる暗号システム,” 情報処理学会, FIT2003講演論文集, 2003年9月.
  73. 佐藤友暁, 深瀬政秋, 中村維男, “ウェーブパイプライン方式ALUの性能評価,” 信学技法, CPSY, vol. 100, no. 20, pp. 1-6, 2000年4月.
  74. 鹿野高央，佐藤友暁，永島祐樹，長瀬智行，深瀬政秋，中村維男, “ATMネットワークにおけるポイント・ツー・マルチポイントのためのスイッチアーキテクチャ,” マルチメディア通信と分散処理ワークショップ, pp. 95-98, 1996年10月

連絡先

〒004-8631
札幌市厚別区大谷地西2丁目3-1
北星学園大学経済学部経営情報学科　
佐藤　友暁　
E-mail: t-sato@hokusei.ac.jp